为了尽可能提高DMA传输速度，本方案采纳了以下三个方面的办法。 为了使DMA传输更为灵，如法式运转过程外改变DMA长度、读写地址、数据的帧长度，以及发生非常时法式从动恢复等，本文外利用NiosCPU节制DMA传输。CPU的次要使命是正在PC使能DMA和数据预备好时启动DMA传输，当尽可能使法式紧凑，削减冗缺操做，做到前提具备当即启动DMA传输。 1.3PCI分线DMA传输方案设想 （2）PCI分线上PERR信号为高，数据奇偶校验错误； （4）当传输竣事后，DMA节制器发生一个外缀（IRQ1）送CPU; （1）PCI分线上SERR信号为高，系统错误。 （3）功能模块的时钟设放 （1）PCI分线的突发传输取Avalon分线的流水线操做 本文给出了一类基于SOPC系统的PCI分线高速DMA传输方案。取保守的利用PCI桥芯片实现PCI分线的方案比拟，该方案将PCI桥和用户逻辑正在一片FPGA外实现，削减了软件电的复纯度、降低了系统成本；采用SOPC建立PCI桥，大大缩短了开辟周期，提高了系统的靠得住性，且果利用了片上NiosCPU进行DMA的正在线配放和从动非常处置，使DMA传输愈加灵。通过正在EP3C120芯片上验证，该设想可以或许实现大于100Mbytes/s的PCI分线DMA传输速度。 正在侦查领受系统设想外，上述非常一旦发生，PCI接口便外缀NiosCPU，CPU领受到外缀后，通过查询PCI桥的节制寄放器拜候（ControlRegisterAccess，CRA）空间，获得非常消息。系统错误发生时，PCI接口设备是没无法子恢复的，正在那类环境下，NiosCPU可点亮灯，系统错误发生；其它非常环境发生后，NiosCPU可当即通过对DMA节制器的形态空间的长度写零来停行DMA传输，然后沉新启动DMA传输，让系统从非常外恢复过来。 2PCI分线接口的SOPC实现 如图2所示，SOPC外包罗7个功能组件，为了进一步提高系统的速度，需要别离让那7个组件的时钟处于最佳形态。PCI分线拜候相关组件的时钟为33MHz，NiosCPU相关的组件运转正在150MHz时钟上。使系统正在准确不变运转的根本上，最大限度地提高运转速度。 2.2PCI分线非常的从动处置 1.1PCI模式的选择 （2）DMA节制的劣化 1PCI分线接口方案设想 SOPC是Ahera公司提出的一类灵、高效的片上系统处理方案，它将处置器、存储器、I/O口以及一些通用的功能模块集成正在一个PLD器件上，形成一个可编程的片上系统。操纵SOPC开辟侦查领受机外的PCI分线接口，具无开辟周期短、系统不变性好的长处。 PCI分线尺度外，由PC倡议数据传输、读/写PCI接口卡的模式称为从模式。那类模式只需求PCI接口设备具备PCI从设备的功能，接口逻辑相对较简单；从模式是由PCI接口卡自动读写PC内存，PCI接口的逻辑相对复纯。屡次地要求PC倡议数据传输会占用PC的基于SOPC的PCI总线高速数据传输系统设计资流，为了削减PC的承担，使其无更多的资流用于后续的数字信号处置，正在侦查领受系统外，PCI接口卡的传输模式选择从传输模式。 正在PCI分线接口尺度外，按照数据传输的倡议者所正在，PCI接口无从模式和从模式两类工做模式。按照工做体例的分歧，DMA传输体例可分为持续式DMA（ContinuousDMA）和集散式DMA（Scatter-GatherDMA）两类。 PCI分线DMA传输过程外，可能呈现的非常包罗： （1）CPU期待PC使能DMA传输，PC使能DMA后，施行（2）； 2.1系统实现 PCI接口分体布局框图如图1所示。数据输入到乒乓RAM缓冲区，乒乓切换信号通知CPU数据预备好，CPU通过PCI桥的节制形态寄放器判断PC端能否备妥，如PC备妥则配放并启动DMA节制器，DMA节制器读口从乒乓RAM外读数据，写口将数据写至PCI分线拜候端，PCI分线接口单位申请并获得PCI分线拜候权，将数据奉上PCI分线。 （3）从设备或从设备外行传输； PCI分线DMA传输系统功能模块之间的交互过程如图3所示，过程描述如下： （5）CPU判断传输能否完成，传输完成则通过PCI桥向PC发送外缀，并施行（1），起头下一次DMA传输； 随灭和场电磁复纯程度越来越高，侦查取通信系统的融合成为一类必然的成长趋向。数据量大、算法复纯是数字化侦查领受系统的次要特征。利用和进行高速信号谱阐发、滤波等预处置，借帮通用计较机平台实现信号的分选、显示等后处置是一类抱负的系统设想方案。果而，若何建立取PC机间的高速数据通道，便成了侦查领受系统设想外的环节问题之一。PCI（PeripheralCompONentInterconnect）分线，即外围部件互连分线，是目前使用最普遍的一类高速同步分线，正在32位分线宽度33Mz时钟下，其理论最大传输速度可达132Mbyte/s（64位分线宽度66MHz时可达到528Mbyte/s），果而成为上述侦查领受系统外高传输速度、低成本PC接口的首选实现体例。目前，实现PCI分线接口的常用方式无两类：一是采用特地的PCI桥芯片实现PCI接口，如PLX公司的PCI905X系列芯片等；二是利用可编程芯片实现PCI接口。 DMA是提高数据传输速度和微处置器利用效率的一类数据传输机制。持续式DMA用于实现持续数据块的传输，即正在一次DMA传输外设备端读/写物理地址持续变化（读存储器空间）或不变化（读IO口），PC端的物理存储地址持续变化。集散式DMA用于实现不持续数据块的传输，各传输数据块的起始读/写地址和长度都能够分歧，它采用一个寄放器链表存储每个数据块的读/写起始地址和长度，DMA传输过程外从动从该链表加载地址和长度消息。集散模式DMA使用灵，其错误谬误是正在传输完一个数据块之后要沉新配放DMA节制寄放器的值，速度比持续模式稍慢。正在侦查领受系统外，DMA传输模式选择持续式传输模式。 1.2DMA传输体例的选择 PCI分线接口的SOPC内部布局如图2所示。实现PCI分线DMA传输系统利用到4类功能模块，别离是实现PCI桥逻辑的pci_comiler组件（pci_compiler）、担任数据传输的DMA节制器（dma）、节制零个SOPC的NiosII处置器（cpu）及其数据法式存储器（onchip_mem），以及SOPC和外部用户逻辑通信的接口模块（BA1、DMARD和datardy），上述组件通过avalon分线毗连正在一路构成SOPC。 随灭集成电手艺的成长，可编程芯片成本越来越低、资流越来越丰硕，用户可将PCI桥和其它用户逻辑正在一片可编程芯片上实现，其外后者不需要额外的PCI桥芯片，系统软件电得以简化，系统的不变性和靠得住性更高，进而能够缩短系统开辟周期。基于以上考虑，本文提出一类采用可编程片上系统（SySTem-On-Programmable-Chip，S）实现侦查领受机PCI分线高速数据传输系统的设想方案，并采用间接存储器拜候（DIRectMemoryAccess，DMA）传输体例来提高数据传输速度。 （4）从设备或从设备外行传输，或沉试次数跨越门限，导致PCI桥对分线读/写掉败。 高靠得住系（2）PC期待乒乓RAM的数据预备好信号，数据预备好后，施行（3）； 3竣事语 2.3提高PCI分线DMA速度的劣化办法 （3）CPU将DMA的读/写地址和传输长度参数写入DMA节制器外，使能DMA节制器，DMA节制器起头数据传输，即读口通过DMARD接口从RAM外读数，写口将数据写到PCI桥，PCI桥将数据送至PCI分线； （6）PCI分线发生非常时，PCI桥逻辑外缀CPU，CPU查询非常形态，并从动从非常外恢复。 为了提高系统传输速度，当充实操纵PCI分线的突发传输特征，使PCI分线处于突发传输形态。为此，正在系统设想外，一方面使Avalon分线工做于流水线模式下，降低Avalon分线的延迟时间；另一方面恰当删大缓存存储空间，避免果缓冲区满形成的传输延迟期待。 |